产品介绍
供应台湾孕龙逻辑分析仪
价 格：￥1
型 号：LAP-C(162000)
产品完善度：
生产地：其他访问量：0次
发布日期：2020/5/19 11:08:28
更新日期：2020/5/19 11:08:28
详细内容
 | 具有外部按钮执行逻辑分析仪取样功能 |
| 在孕龙逻辑分析仪的硬件上，有一个START的按钮，当逻辑分析仪软件在开启的状态，可利用此按钮来让逻辑分析仪执行取样的动作。此按钮能让您更快速的操作逻辑分析仪取得被测物的资料。 |
| 压缩技术 |
 |  | ||
| 孕龙科技推出波行压缩专利技术，可以在不增加内存的状况下获取更长的波形资料。For Example：设定内存深度为1M，取样率为50MHz。未开启压缩功能时仅可撷取20.972ms，若开启压缩功能后，以同样记忆深度为1M，取样率为50MHz进行取样，则可以将波形时间增加至3.999s，大大的提升了撷取数据量。 | |||
| 信号滤波延迟 |
 |  |  | |
| 孕龙科技推出了信号滤波延迟专利技术，信号滤波功能可以将讯号进行条件式的撷取，如下图所述，将A1通道设定滤波条件为高准位，透过上下并列窗口的比较可明显看出两者间的差异，而信号滤波延迟则是能够将信号滤波的条件更加灵活化，使用者可自行设定过滤的时间状态。 For Example：客户端有一组DUT出现Bug，Bug的内容是当程序读取的时候可能会出现读取错误的情况，此时就可以利用信号滤波延迟进行条件式的撷取，藉此进行Bug分析 （读取状态为0X5A、读取命令周期为10us）透过信号滤波延迟功能，逻辑分析仪就可以只针对当0X5A的数值出现后仅撷取命令时间10us，进而分析Bug的发生问题。 | |||
| 触发分页技术 |
 |  | ||
| 孕龙逻辑分析仪加入了触发分页(Trigger Page)的专利技术，Trigger Page简单的说就是将连续又漫长的讯号数据分页。 以目前所设定的内存长度为一页，触发点的所在即为页，分析完页的数据后，只要被测物的数据每一次都是相同的，且触发状态设定不变，就可以将Trigger Page设为2再重新启动逻辑分析仪，待逻辑分析仪停止撷取数据且完成显示时，波形显示区内的内容即为第二页的数据，第二页的数据就是紧接着页结束后的数据。 For Example：设定记忆深度为32K、取样率为200MHz，设定触发分页为1，所撷取讯号的结束点为147.465us，而数据为0X47的前半段，再以相同记忆深度与取样率进行撷取，设定触发分页为2时，所撷取讯号开始点为触发分页1时的结束点147.465us，此时可看见资料0X47的后半段。 | |||
| 触发次数计算 |
 |  | ||
| 孕龙逻辑分析仪加入了触发次数计算（Trigger Counter）的技术，Trigger Counter，的功能是将有一个以上符合触发值的被测信号，使用者可决定触发点是要在第几个符合触发设定的位置进行触发， 次碰到触发的设定状态时就触发Trigger Counter就要设定为1（预设），第三次碰到触发的设定状态时才触发Trigger Counter就要设定为3，依此类推。 | |||
| 内存分析 |
 | |||
| 孕龙逻辑分析仪加入了内存分析功能(Memory Analyzer)，针对总线中有使用ADDRESS的类别，如IIC、HDQ、3-WIRE、PM、SM、IIC(EEPROM 24LX)…等等，能够将总线中的ADDRESS、READ/WRITE、DATA状态记录于内存分析表中，让使用者进行总线分析时也能够针对ADDRESS、READ/WRITE、DATA加以记录分析。 | |||
| 总线协议分析实例 – IIS总线协议分析译码 |
 |  | ||
| 孕龙科技的I2S总线分析模块，可帮助使用者进行I2S总线分析，透过译码模块可将讯号中的Data-L及Data-R数值直接显示于屏幕上，孕龙科技IIS总线分析模块可依照待测I2S讯号格式让使用者选择Data bit长度为16、20、24、32 bits，方便使用者面对各种不同的I2S讯号均能顺利分析。 | |||
| ||||||||||||||||||||
| ||||||||||||||||||||||||||||||||||||||||||||||||||||
