生产能力：                                                                           

 

 1.  板材，聚酰亚胺,PI等

 2．加工层数：1-6层

 3．加工面积:，FPC柔性板500*500MM。

 4．成品铜厚：0.5-2 OZ

 5．成品板厚：FPC柔性板0.08-0.32MM。

 6．小线宽：FPC柔性板0.07MM。

 7．小线间距：FPC柔性板0.07MM。

 8．小成品孔径：0.2mm/10mil，

 9．小阻焊桥宽：0.1mm/4mil

 10．小外形公差：±0.10mm/4mil

 11．翅曲度：≤0.7％ 阻燃等级：94V0

 12. 可靠性测试，开/短路测试、阻抗测试、可焊性测试、热冲击测试、金相微切片分析等。

 13.客供资料方式：GERBER文件、POWERPCB文件、PROTEL文件、PADS2007文件、AUTOCAD文件、ORCAD文件、PcbDoc文件、样板等

 

FPC布线设计中应注意的问题

1  一般要求 

a、 线宽≥0.12mm，特殊情况下可到0.10mm；  

b、线PITCH≥0.22mm，特殊情况下可到0.20mm； 

c、 走线尽可能避免直角拐角，通常建议用45°角拐角； 

d、线边距≥0.20mm；元器件边缘与FPC边缘≥0.50mm； 

e、 过孔焊盘尺寸Φ≥0.50mm；过孔孔径Φ≥0.25mm，过孔之间焊环间距≥0.10mm； 

f、 电源线和地线宽度≥0.15mm，特殊情况下为0.10mm；在空间允许的范围内，尽量加宽电源线和地线，避免过流； 

g、若FPC须做抗干扰措施，应设计抗干扰地线敷铜（copper），铜铂边缘距走线为≥0.2mm，距元器件边缘为≥0.4mm（特殊情况下可作适当调整），敷铜网眼设定为0.2×0.2mm2（也可不设敷铜网眼）。

数字地和模拟地应尽量分开，数字信号和模拟信号走线也尽量分开，因为数字电路需要频繁的高低电位切换，会在电源和地上产生噪声，而模拟信号容易被地噪声干扰；  

h、高速信号线，时钟信号线，晶振元器件的走线等要尽量短，避免受到干扰或者传输延时，影响时序；  

i、 整体走线尽量均匀，美观，合理。   

2  丝印标注规定：  

a、 IC位号用“U1、U2、U3??”标注位号；  

b、电阻、热敏电阻、可调电阻、电容、电感、晶体振荡器、三极管、二极管等分别用“Rn、Rtn、Rvn、Cn、Ln、Xn、TRn、Dn”（n＝1、2、3??）等标注位号； 

c、 若I/O口须焊CONNECTOR，则用CNn（n＝1、2、3??）标注位号； 

d、跳线焊盘用Jn（n＝1、2、3??）标注位号； 

e、 元器件的丝印标识位号，脚，正负极等等不能标在元件焊盘内部，以便SMT后检查和返修。七色灯的标注加上三角点或者圆点，如果仅仅标注1、2、3、4还是不够清楚。    

3 在FPC上表面（或下表面）走线层上用丝印标注FPC型号及版本号

4 对于FPC上有元器件的FPC，必需在元器件所在的表面走线层上（通常在元件区的两个对角上）设计MARK点，一般MARK点设计成直径0.5mm～1.0mm的单层圆形焊盘。而对于带connector的FPC，connector附近要加两个用于connector的SMT时候使用的mark点。    注：字体一般用“Arial”字体，字体高度3.00mm，特殊情况除外。    

5 双层FPC的弯折区（该区域是单层走线）走线尽量直，过孔和焊盘离弯折区在1mm以上。    

6 CABLE FPC在FPC外形拐角处线边距尽可能大，少大于0.3mm；如果有空间可以在FPC外形拐角处设计一小块焊盘来保护FPC，防止在弯折时FPC被撕裂，但是该小焊盘不能太大，否则会使CABLE FPC硬度增大，弯折性能变差。    

7 为了减小ESD干扰和更好实现电路性能，布线时应该注意以下几点： 

a、 地平面和地线必需连成网格状，构成闭环路；  

b、相互之间连线较多的元器件或者电路逻辑相互有关的元器件要靠在一起，并且走线尽可能顺，以获得较好的抗噪声效果； 

c、 如果元件区空间足够大，可在电源线和地线之间跨接旁路电容，彼此之间的距离不能大于8cm；  

d、IC的晶振电阻应尽可能靠近IC，而且与IC的连线不要交叉和打过孔； 

e、 去耦电容的引线不能过长，特别是高频旁路电容不能带引线； 

f、 如果电路较复杂（尤其是多层板），可以将不同的功能块分成几个部分，各功能块之间加上过滤器，减少相互间的耦合干扰；数据线与元器件之间能有一条地线隔开； 

g、模块电路中，高频信号会带来串扰，如时钟发生器、晶振、IC的时钟输入端和LED的驱动电路等等都易产生噪声，布线时要考虑其对周围电路的影响，易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。信号线要远离高频振荡电路；  

h、为了降低EMI，尽量避免上下两层走线方向相同和重叠。

 

公司一直秉承“不懈追求完美，竭诚服务客户”的企业宗旨，“专业、专注、诚信、共赢”的企业理念，不断更新自我，改善产品质量，提高公司的信誉度，为客户提供全方位的快速、细致、严谨、周到的优质服务。